Un chip analógico ejecuta grandes transformadas de Fourier con medio millón de celdas de memoria flash

Cómo trasladar un algoritmo digital a matrices físicas de memoria

Las transformadas de Fourier descomponen señales complejas en sus frecuencias individuales para descubrir patrones ocultos en el sonido, el radar y las imágenes digitales, tecnologías vitales para la robótica y la exploración espacial. Los sistemas informáticos estándar calculan estas señales mediante la transformada rápida de Fourier, conocida como FFT. La formulación matemática se apoya en una ley de escalado O(N log N), que divide recursivamente las transformadas grandes en partes más pequeñas para acelerar los cálculos en microprocesadores digitales. Aunque el hardware analógico maneja los datos como magnitudes eléctricas continuas con menor consumo de energía, hasta ahora tenía dificultades para ejecutar transformadas grandes porque el algoritmo estaba concebido para la lógica digital, según una investigación publicada en Nature Electronics.

La computación analógica en memoria se ha consolidado como un acelerador de bajo consumo para las multiplicaciones de matrices, una operación central de los modelos de inteligencia artificial. Sin embargo, trasladar la estrategia de dividir y vencer de la FFT a los chips analógicos seguía siendo un problema sin resolver. El equipo abordó esta limitación combinando la descomposición recursiva del algoritmo con grandes bloques físicos de memoria.

«Durante años, nuestro grupo y muchos otros hemos explorado la computación analógica en memoria como un acelerador muy eficiente para las multiplicaciones de matrices.»

— T. Patrick Xiao, Sandia National Laboratories

Cálculo de una transformada de 65.536 puntos con celdas flash SONOS

Los investigadores detuvieron la división matemática de la transformada de Fourier cuando el tamaño del subproblema coincidió con la matriz física del hardware. Esta innovación híbrida permite al sistema completar cálculos matriciales esenciales en paralelo dentro de la matriz de memoria, mientras los circuitos digitales terminan las operaciones restantes. Para probar la arquitectura, el grupo programó coeficientes de la transformada discreta de Fourier directamente en dispositivos de memoria flash SONOS, según informó TechXplore.

Las celdas SONOS almacenan una carga eléctrica en una capa aislante ultrafina, que retiene los datos numéricos sin necesidad de alimentación continua. El equipo configuró un bloque de 512 × 1.024 dentro de la matriz de memoria con una matriz de transformada discreta de Fourier de 256 puntos. Al ejecutar simultáneamente más de 500.000 dispositivos flash, el procesador analógico completó con éxito una FFT de 65.536 puntos sin sufrir una acumulación catastrófica de errores en la señal.

Procesamiento de señales más allá de las cargas de trabajo de inteligencia artificial

Las implementaciones analógicas anteriores solo habían demostrado transformadas pequeñas de hasta 64 o 128 puntos antes de que el ruido degradara el cálculo. Al controlar las celdas SONOS con alta precisión, el equipo mantuvo cálculos matriciales exactos en medio millón de componentes a la vez. En pruebas prácticas, la plataforma híbrida procesó tareas como el procesamiento de radar, la eliminación del desenfoque en imágenes y el filtrado de audio, lo que demuestra que las arquitecturas analógicas en memoria pueden abordar cargas de trabajo muy alejadas de la multiplicación de matrices habitual para la inteligencia artificial. A medida que los investigadores perfeccionen la invención, el avance podría también abrir el camino a nuevas solicitudes de patente y aplicaciones comerciales en el procesamiento de señales de bajo consumo.

Lea también en The Patent: La pipeline autónoma de OpenAI descubre 948 fallos del kernel de Linux